PATENT ABSTRACTS OF JAPAN



(11)Publication number:

63-309008

(43)Date of publication of application: 16.12.1988

(51)Int.CI.

H03F 1/30 H03F 3/21

(21)Application number : 62-144710

(22)Date of filing:

10.06.1987

(71)Applicant: (72)Inventor:

MATSUSHITA ELECTRIC IND CO LTD

MATSUNAMI MASAHITO


KANI NOBUHIRO

(54) POWER AMPLIFIER DEVICE

(57)Abstract

PURPOSE: To prevent a metal semiconductor type field effect transistor FET from chattering by cutting off the drain bias voltage of a power amplifier when the temperature of a housing rises above reference temperature, and providing a comparing means with hysteresis characteristics.

CONSTITUTION: When the housing temperature rises above the reference temperature, the output of the comparing means 33 rises to H, for example, and the drain bias voltage and the FET 24 are cut off. The comparing means 33 has the hysteresis characteristics, so the output of the comparing means 33 falls to L, for example, after the housing temperature drops by temperature corresponding to the hysteresis width and the drain bias voltage and FET 24 conduct. Consequently, the FET is prevented from chattering and the power amplifier can operate until the FET is cut off again.



LEGAL STATUS

[Date of request for examination]

- [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision

of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

⑩日本国特許庁(IP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-309008

@Int Cl.4

識別記号

厅内整理番号

昭和63年(1988)12月16日 43公開

1/30 3/21 H 03 F

A - 7827 - 5 J 7827 - 5 J

未請求 発明の数 1 (全6頁) 審査請求

63発明の名称

電力增幅装置

印特 原食 昭62-144710

學出 頁 昭62(1987)6月10日

②発 明 者 松 浪 児 将 仁 弘 大阪府門真市大字門真1006番地 松下電器産業株式会社内

電発 明 者 伸

大阪府門真市大字門真1006番地 松下電器産業株式会社内

印出 顖 人 理

分代

松下電器產業株式会社 弁理士 中尾 敏 男 大阪府門真市大字門真1006番地

外1名

1、発明の名称

邸

電力增幅装置

2、特許請求の範囲

筐体と、この箆体内に収納され、増幅素子とし て電界効果トランジスタを用いた電力増幅器と、 前記笹体温度を検知する検知手段と、前記笹体温 皮を基準温度と比較する比較手段とを有し、前記 笹体温度が前記基準温度より高くなった時に、前 記電力増幅器のドレインパイアス電圧を遮断する よりに構成するとともに、前記比較手段はヒステ リシス特性をもたせた電力増幅装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、電力増幅装置に関し、特に GaAsMRSPBT(メタルセミコンダクタ型電界効 果トランジスタ)等を用いたマイクロ波帯の電力 増幅装置に関するものである。

従来の技術

近年、放送衛星や通信衛星の打ち上げにともな

い、衛星送受信装置の開発がさかんになってきて いる。それにともない、小型・軽量・高信頼性と いう特徴を有するGaAsMESPET(以下、単に FBTと称す)を用いたマイクロ波電力増幅装置 の重要性は大きくなってきている。

以下、図面を参照しながら、従来例について説 明する。

第4図は『BTを用いた従来のマイクロ波電力 増幅装置の回路構成図の一例である。一般に電力 増幅器はFRTの多段接続となることが多いが、 説明を簡略化するため、一般増幅器を用いて説明 を行なり。

同図において、1,2は直流成分遮断用コンデ ンサであり、3,4は、それぞれ入力整合回路, 出力整合回路である。5は増幅素子であるFET であり、ゲートバイアス回路として、チョークコ イルのとコンデンサマにより交流阻止用フィルタ 回路を構成し、ゲートパイアス電源日に接続され る。チョークコイル9とコンデンサ10により、 ドレインパイアス回路として交流阻止用フィルタ

以上のように構成した従来のマイクロ波電力増 幅装置の動作説明を以下に行なう。

マイクロ波電力増幅装置はパラボラアンテナの 焦点に設置されるため、小型・軽量化が要求され ている。一方、一般にマイクロ波電力増幅器の消 費電力は大きく、FBTのジャンクション温度と

悪に近い状態に重なった時に生じることが多い。 そのため、その発生確率は極めて小さく、その小 さい確率の場合にそなえて、筐体を大型化し、放 熱を行なうという対策には大きな無駄が存在する。

そこで、FBT6のジャンクション温度が信頼性の観点から許容される上限温度以上となった場合、ドレインバイアス電源13を遮断し、FBT6をオフさせFBT6のジャンクション温度が、許容温度を越えることを防いている。

すなわち、第4図において、抵抗15とサーミスタ16により決定される比較器14のマイナス入力電圧が電力増幅器を収納した筐体温度を表わしており、筐体温度が高くをれば、マイナス入力電圧は小さくなる。また、抵抗17・18により決定されるブラス入力電圧を基準温度となるように抵抗値を設定する。マイナス入力電圧がブラストの電圧より大きい時には、比較器14の出力は、12をり、トランジスタ11・12が出れれていたが、ドレインバイアス電圧が共れる。一方、FBT5のジャ

寿命には密接を福奥があることが知られているの で、ジャンクション温度はできるだけ低くすると とが望まれている。たとえば、FBTSにFLM 1414-4C(富士通社製)を用いた場合、 FBT 5の直流パイアスによる消費電力は1 1 W となり、ジャンクション温度は88℃(熱抵抗 6°CMAX)上昇する。さらに、FBTの多段増 幅器の場合、他の『BT(図示せず)や電源回路 の消費電力を熱源とする温度上昇や環境条件一周 囲温度、太陽熱、風量等一による温度上昇を考慮 すると、FBT5のジャンクション温度は、最悪 時には、160℃前後となることが多い。一方、 FRT 5のジャンクション温度の絶対最大定格は 175℃であり、一般的に、信頼性の観点から、 130~135℃を越えたい範囲で使用すること が望まれている。

しかしながら、**FBT**5のジャンクション温度 が信頼性の観点から許容される上限温度以上となるような状態は、周囲温度・風量・太陽熱等の環 境条件のそれぞれが、最悪の状態、もしくは、最

ンクション温度、すなわち、筐体の温度が上がり、検知素子であるサーミスタ16の抵抗が下がって、マイナス入力電圧がブラス入力電圧より小さくなった時には、比較器14の出力は『H"となり、トランジスタ11、12が、それぞれオフするため、ドレインパイアス電圧が遮断され、FBT5、かよびドレインパイアス電源13で消費される電力はほとんど無くなって、で体温度は低くなり、比較器14のマイナス入力電圧がブラス入力電圧より大きくた時に、FBT5はオンに復帰する。

『BTSの消費電力を P_B 、『BTSのケースとジャンクション間熱抵抗を θ_{cj} 、『BTSのケースと電力増幅器の筐体間の熱抵抗を無視し、かつ、信頼性の観点から、『BTSのジャンクション温度を T_r 以下に設定すれば、基準温度 T_{ref} は

Tref=Tr-Pp×θoj(1)
と設定すればよい。この時 F B T 5 の ジャンクション温度は、いかなる環境条件においても、 Tr

を越えることがないの 電力増幅器の策体の大きさにかかわらず、FBTSの信頼性が保証される。

発明が解決しようとする問題点

しかしながら、第4図に示す回路構成の電力増 幅装置では、筺体温度が基準温度に達すると比較 器14の出力が"H"となり、PRTのはオフす る。するとFBTSおよびドレインパイアス電源 での消費電力は著しく小さくなるので、まもなく 筐体温度が基準温度より低くなり、比較器14の 出力は"L"となりBBT5はオンする。すると 再び、FRTBおよびドレインパイアス電源の消 費電力が増えるので、筺体温度が上がり、FRT 5はオフする。以上の動作を繰り返す。すなわち、 管体温度が基準温度に達すると、比較器14の出 力がチャタリングを起こし、FRT5がオン・オ フを繰り返すため、電力増幅器が動作不可能にな るという問題がある。また、FBTBがオン・オ フを繰り返すことは信頼性上好ましくない。 しか も一般的にマイクロ波電力FBTは高価なため、

前記のような構成により、筐体温度が基準温度に達した時に、比較手段の出力が例えば『H』となり、ドレインパイアス電圧および『BTを遮断する。比較手段に、ヒステリシス特性をもたせているので、そのヒステリシス幅に相当する温度だけ、筐体温度が低下した後に、比較手段の出力が例えば『L』となり、ドレインパイアス電圧および『BTが導通する。そのため、『BTが導通するまでの間、電力増幅器は動作可能となる。

実施 例

本発明の一実施例を、第1図および第2図,第 3図を用いて説明する。

第1図は本発明によるマイクロ波電力増幅装置の回路構成図の一例である。同図において、20.21は直流成分遮断用コンデンサであり、22.23は、それぞれ入力整合回路・出力整合回路である。24は増幅素子であるFBTであり、ゲートバイアス回路として、チョークコイル25とコンデンサ26により交流阻止用フィルタ回路を構

R B T を破損した場合は大きな損失となるだけでなく、マイクロ波電力増幅装置は一般に厳重にシールドされているので、その取り換えが困難であるという欠点も有している。

本発明はかかる点に鑑みてなされたもので、わずか一本の抵抗を追加することにより、FBTのジャンクション温度が信頼性の観点から許容される温度範囲に保たれるという機能を失うことなく、かつ、FBTのチャタリングを防止する電力増幅 装置を提供するものである。

問題点を解決するための手段

上記問題点を解決するために本発明は、電界効果トランジスタを用いた電力増幅器を収納した箇体の温度を検知する検知手段と、前配箇体温度を基準温度と比較する比較手段とを散け、前配箇体温度が前配基準温度より高くなった時に、前配電力増幅器のドレインパイアス電圧を遮断するように構成するとともに、前配比較手段にヒステリシス特性をもたせたものである。

作用

成し、ゲートパイアス電源27に接続される。チ ョークコイル28とコンデンサ29により、ドレ インパイアス回路として交流阻止用フィルタ回路 が構成され、トランジスタ3〇、31を介してド レインパイアス電源32に接続される。入力電力 はFBT24で増幅された後、次段回路へ導出さ れる。33は比較器であり、比較器33のマイナ ス入力端子には、ドレインパイアス電源32との 間に抵抗34を、グラウンドとの間にサーミスタ 35を接続し、サーミスタ35はFRT24近傍 の筐体に埋め込む等、FBT24のジャンクショ ン温度と密接な相関を有する部分の筐体の温度を 正確に検知できるようにする。比較器33のプラ ス入力端子には、ドレインパイアス電源32との 間に抵抗36を接続し、グラウンドとの間に抵抗 37を接続し、比較器33の出力との間に抵抗 38を接続する。また、比較器33の出力は、抵 抗39を介してトランジスタ30のペースに接続 する。

以上のように構成したマイクロ波電力増幅装置

の動作脱明を以下に行え

比較器33の出力が"L"の時、トランジスタ30,31が、それぞれオンし、FBT24にドレインパイアス電圧が供給され、FBT24がオンする。比較器33の出力が"H"の時、トランジスタ30,31が、それぞれオフし、ドレインパイアス電圧が遮断されFBT24がオフする。また抵抗34とサーミスタ35により決定される比較器33のマイナス入力電圧Vin⊖が電力増幅器を収納した管体温度を表わしており、抵抗36,37,38により決定されるプラス入力電圧Vin⊕ はVin⊖

$$A = \frac{\frac{R_{57} \cdot R_{58}}{R_{57} + R_{58}}}{R_{57} \cdot R_{58}} \cdot V_{co} + \frac{\frac{R_{56} \cdot R_{57}}{R_{56} + R_{57}}}{R_{56} \cdot R_{57}} \cdot V_{cs}$$

....(2)

但し、V_{co}: ドレインパイアス電源32の出力電圧 V_{oa}: 比較器33の"H"出力電圧

図(a)は V_{in} ナなわち箇体温度の時間変動であり、第3図(b)は比較器33の出力の時間変動である。同図において、箇体温度が上がり V_{in} が小さくなって第(3)式に示す B に達した時、比較器33の出力は "H"となり、 F B T 24はオフする。 すると、 F B T 24 なよび ドレインバイアス電 戻が下がり、 V_{in} は大きくなる。 V_{in} が第(2)式に示す値 A に達した時に、比較器14の出力が "L"に反転し、 F B T 24 がオフする。以上の動作を繰り返す。

すなわち、最悪もしくは最悪に近い環境条件が 重なり、管体温度が基準温度に達するような状態 であっても、管体温度が第(3)式を示すA-Bの電圧差に相当する温度変動が生ずる時間だけ、FET24が動作可能となり、電力増幅 器が全面的に停止状態となることはない。

さらに比較器33の出力にパッファアンブ(図示せず)と発光案子(図示せず)を縦続接続して、

また、 V_{in} \ominus $> V_{in}$ \oplus の時、 V_{in} \oplus は第③式で示すھ となる。

$$B = \frac{\frac{R_{57} \cdot R_{56}}{R_{57} + R_{58}}}{R_{56} + \frac{R_{57} \cdot R_{58}}{R_{57} + R_{58}}} \cdot V_{cc} + \frac{\frac{R_{56} \cdot R_{57}}{R_{56} + R_{57}}}{R_{36} + \frac{R_{36} \cdot R_{37}}{R_{56} + R_{57}}} \cdot V_{oL}$$

·····(3)

但し、 V_{oL} : 比較器 3 3 の "L" 出力電圧 すなわち、 V_{in} 仕比較器 3 3 の出力状態に応じて、その値が第 (2) 式 あるいは第 (3) 式 で示す値をとる。

第2図に比較器33の Vin ⊖ と出力との相関図を示す。同図に示すように、比較器33はヒステリシス特性をもつ。前述したように、 Vin ⊖ が度体温度を表わしているので、第(3式に示すプラス入力電圧 Vin ⊕ = B の時の電圧値が基準温度となるように、抵抗36,37,38を、それぞれ設定すれば、 選体温度が基準温度に達した時に、比較器33の出力は "H"となり、 F B T 2 4 はオフする。この時の動作波形を第3図に示す。第3

発光素子(図示せず)を電力増幅器の外部に取り出してかけば、PRT24のオフ時には、比較器33の出力は"H"となるので、発光索子は発光し、電力増幅器が遮断状態であることが確認できる。

また本実施例では、電力増幅器として一般増幅器を用いて説明したが、多段増幅器の場合でも、 箘体温度が基準温度に達した時に、それぞれの増幅器のドレインパイアス電圧を遮断すればよいの であって、本発明が適用可能なのは言うまでもない。

発明の効果

以上説明したように、本発明によれば、わずかな回路の追加で、いかなる環境条件においても、 PBTのジャンクション温度が、信頼性の観点から許容される範囲内に保たれ、かつ、最悪もしく は最悪に近い環境条件が重なり、筐体温度が基準 温度に達し電力増幅器が遮断状態に陥った時でも、 ヒステリンス回路の作用により、箆体温度が低下 してから動作状態に復帰するので、少なくともし ばらくの間は動力増幅器が動作可能となり、全面的 に遮断状態となるのを防ぐことができる。また、 PBTのチャタリングを防止することにもなるの で、PBTの信頼性を、さらに向上することが可 能となる。


4、図面の簡単な説明


第1図は本発明による電力増幅装置の一実施例の回路構成図であり、第2図は比較器のマイナス入力電圧と出力との関係を示す図であり、第3図は比較器のマイナス入力電圧と出力の時間変動を示す図であり、第4図は従来の電力増幅装置の回路構成図である。


1,2,7,10,20,21,26,29…
…コンデンサ、3,22……入力整合回路、4,
23……出力整合回路、5,24……FRT、6,
9,25,28……チョークコイル、8,27…
…ゲートパイプス電源、11,12,30,31
……トランジスタ、13,32……ドレインバイ
アス電源、14,33……比較器、15,17,
18,34,36,37,38,39……抵抗、

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

16,35 サーミスタ。







図